Оптимизация синтеза последовательностных самосинхронных схем по синхронному описанию

Л. П. Плеханов, Ю. Г. Дьяченко, Д. В. Хилько, Г. А. Орлов

Федеральный исследовательский центр «Информатика и управление» Российской академии наук

Аннотация: Рассматривается проблема автоматизации проектирования самосинхронных (СС) цифровых схем, представляющих собой альтернативу синхронной схемотехнике, в части синтеза последовательностных устройств. Проектирование СС-схем, обладающих рядом существенных преимуществ в сравнении с синхронными аналогами, требует специфического подхода и учета особенностей дисциплины функционирования СС-схем. Наибольшую трудность представляют формализация и автоматизация синтеза последовательностных СС-устройств. Предлагается использовать для этого метод формализованной подстановки предварительно разработанных адекватных шаблонов. Он заключается в анализе исходного описания синхронного аналога синтезируемой СС-схемы с помощью программных средств логического синтезатора синхронных схем Yosys с открытым кодом, поиске фрагментов, реализуемых устройствами с памятью, и замене их СС-шаблонами, Verilog-описаниями соответствующих последовательностных СС-устройств. Приведены примеры шаблонов и описана разработанная методика их применения в процессе конвертирования исходного синхронного описания синтезируемой схемы в СС-Verilog-описание. Подстановка шаблонов в описание синтезируемой схемы избавляет от необходимости их индивидуального синтеза с учетом специфики СС-схем. Предлагаемый подход обеспечивает минимальные аппаратные затраты и оптимальное быстродействие и гарантирует самосинхронность получаемых схемотехнических реализаций цифровых устройств.

Ключевые слова: самосинхронные схемы, автоматизированный логический синтез, шаблон, последовательностные схемы, конверсия, Verilog.

Поступила в редакцию: 05.06.2025
Принята в печать: 15.10.2025

DOI: 10.14357/08696527250401