Степченков Юрий Афанасьевич

Публикации в базе данных Math-Net.Ru

1. Многовариантное резервирование с учетом логико-топологических особенностей транзисторных схем
   
   Информ. и её примен., 19:3 (2025),  55–66
2. Безызбыточное самосинхронное кодирование: реализация информационного канала
   
   Системы и средства информ., 35:2 (2025),  45–60
3. Комбинированное кодирование в элементах программируемых логических интегральных схем
   
   Системы и средства информ., 35:2 (2025),  3–16
4. Свойства и оптимизация самосинхронных схем
   
   Системы и средства информ., 35:1 (2025),  149–169
5. Новый подход к реализации логических функций в программируемых логических интегральных схемах
   
   Системы и средства информ., 34:4 (2024),  3–15
6. Реализация суммирующих самосинхронных счетчиков
   
   Системы и средства информ., 34:3 (2024),  123–135
7. Формализация синтеза самосинхронных счетчиков
   
   Системы и средства информ., 34:2 (2024),  66–82
8. Методика десинхронизации при синтезе самосинхронных схем
   
   Системы и средства информ., 34:1 (2024),  33–43
9. Замена синхронных триггеров самосинхронными аналогами в процессе десинхронизации схемы
   
   Системы и средства информ., 33:4 (2023),  4–15
10. Мультиплексируемый самосинхронный конвейер
    
    Системы и средства информ., 33:2 (2023),  4–12
11. Самосинхронный конвейер с переменным числом ступеней
    
    Системы и средства информ., 33:1 (2023),  4–13
12. Приближенная оценка эффективности синхронной и самосинхронной методологий в задачах проектирования сбоеустойчивых вычислительно-управляющих систем
    
    Автомат. и телемех., 2022, № 2,  122–132
13. Оценка надежности синхронного и самосинхронного конвейеров
    
    Информ. и её примен., 16:4 (2022),  2–7
14. Анализ сбоеустойчивости самосинхронного конвейера
    
    Системы и средства информ., 32:4 (2022),  4–13
15. Варианты самосинхронных регистров сдвига
    
    Системы и средства информ., 32:3 (2022),  81–91
16. Базис реализации сбоеустойчивых электронных схем
    
    Информ. и её примен., 15:4 (2021),  65–71
17. Оптимизация аппаратной поддержки быстрого преобразования Фурье в рекуррентном сигнальном процессоре
    
    Системы и средства информ., 31:4 (2021),  71–83
18. Аппаратная реализация рекуррентного обработчика сигналов
    
    Системы и средства информ., 31:3 (2021),  113–122
19. Повышение сбоеустойчивости самосинхронных схем
    
    Информ. и её примен., 14:4 (2020),  63–68
20. Развитие гибридной многоядерной рекуррентной архитектуры на ПЛИС
    
    Системы и средства информ., 30:4 (2020),  95–101
21. Устойчивость самосинхронного конвейера к логическим сбоям в комбинационной части
    
    Системы и средства информ., 30:3 (2020),  49–55
22. Устойчивость самосинхронных комбинационных схем к кратковременным логическим сбоям
    
    Системы и средства информ., 30:2 (2020),  4–10
23. Оптимизация индикации многоразрядных самосинхронных схем
    
    Системы и средства информ., 29:4 (2019),  14–27
24. Характеризация последовательностных самосинхронных элементов
    
    Системы и средства информ., 29:3 (2019),  104–113
25. Модели отказоустойчивых самосинхронных схем
    
    Системы и средства информ., 26:4 (2016),  19–30
26. Отказоустойчивый самосинхронный последовательно-параллельный порт: варианты реализации
    
    Системы и средства информ., 26:3 (2016),  48–59
27. Аппаратно-программное моделирование и тестирование рекуррентного операционного устройства
    
    Системы и средства информ., 25:4 (2015),  78–90
28. Базис реализации супер-ЭВМ эксафлопсного класса
    
    Информ. и её примен., 8:1 (2014),  45–70
29. Самосинхронный умножитель с накоплением: практическая реализация
    
    Системы и средства информ., 24:3 (2014),  63–77
30. Умножитель с накоплением: методологические аспекты
    
    Системы и средства информ., 24:3 (2014),  44–62
31. Инструменты для системной верификации рекуррентного обработчика сигналов
    
    Системы и средства информ., 24:2 (2014),  55–66
32. Теоретические аспекты разработки методологии программирования рекуррентной архитектуры
    
    Системы и средства информ., 23:2 (2013),  133–153
33. Модель потоковой архитектуры на примере распознавателя слов
    
    Системы и средства информ., 22:2 (2012),  48–57
34. Фиксация исключительных ситуаций в рекуррентном операционном устройстве
    
    Системы и средства информ., 22:1 (2012),  49–61
35. Система характеризации самосинхронных элементов
    
    Системы и средства информ., 22:1 (2012),  38–48
36. Анализ на самосинхронность некоторых типов цифровых устройств
    
    Системы и средства информ., 21:1 (2011),  74–83
37. Механизмы обеспечения поддержки алгоритмов цифровой обработки речевых сигналов в рекуррентном обработчике сигналов
    
    Системы и средства информ., 20:1 (2010),  31–47
38. Система капсульного программирования и отладки
    
    Системы и средства информ., 20:1 (2010),  24–30
39. Разработка вычислителя, не зависящего от задержек элементов
    
    Системы и средства информ., 20:1 (2010),  5–23
40. Выбор языковых средств представления параллельных алгоритмов для рекуррентного обработчика сигналов
    
    Системы и средства информ., 2008, № дополнительный выпуск,  149–158
41. Особенности реализации на ПЛИС основных блоков рекуррентного обработчика сигналов
    
    Системы и средства информ., 2008, № дополнительный выпуск,  130–148
42. Особенности гибридного варианта реализации на ПЛИС рекуррентного обработчика сигналов
    
    Системы и средства информ., 2008, № дополнительный выпуск,  118–129
43. Квазисамосинхронная реализация устройства деления и извлечения квадратного корня
    
    Системы и средства информ., 2008, № 18,  234–260
44. Самосинхронные последовательностные схемы: опыт разработки и рекомендации по проектированию
    
    Системы и средства информ., 2007, № 17,  503–529
45. Система тестирования самосинхронных микросхем
    
    Системы и средства информ., 2006, № 16,  486–495
46. Экспериментальная проверка некоторых свойств строго самосинхронных схем
    
    Системы и средства информ., 2006, № 16,  476–485
47. Универсальная подсистема анализа самосинхронных схем
    
    Системы и средства информ., 2006, № 16,  463–475


48. Итоги разработки первой отечественной 32-разрядной ПЭВМ
    
    Системы и средства информ., 2008, № 18,  281–310